阿迪达斯neo什么意思

　　先进的系统架构和集成电路设计技术，使得模数转换器(ADC)制造商得以开发出更高速率和分辨率，更低功耗的产品。这样，当设计下一代的系统时，ADC设计人员已经简化了很多系统平台的开发。例如，同时提高ADC采样率和分辨率可简化多载波、多标准软件无线电系统的设计。这些软件无线电系统需要具有数字采样非常宽的频率范围，采样高动态范围信号的能力，以同步接收远、近端发射机的多种调制方式的高频信号。同样，先进的雷达系统也需要提高ADC采样率和分辨率，以改善灵敏度和精度。在满足了很多应用的具体需求，ADC的主要性能有了很大提高的同时，ADC的功耗也有数量级的下降，进一步简化了系统散热设计和实现更小尺寸产品的设计。

　　在通信应用领域，采用单个ADC数字化整个频段，而不是有限数量的信道，可简化接收机设计。为此，整个频段必须在ADC的一个奈奎斯特区覆盖范围内，也就是说，采样率(Fs)必须至少是有效频谱带宽(BW)的两倍(FS ≥ 2*BW)。然而采用更高的采样率可简化抗混叠滤波器和接收机前级的设计。例如，采用184.32Msps采样率加高选择性滤波器可以数字化整个75MHz GSM频段。滤波器限制在三阶，要求ADC的二次谐波失真(H2)要优于-75dBc。如图1所示，上限带边至混叠回来的第一个干扰谐波的频率间隔仅为25.74MHz。如果采样率提高到491.52Msps，如图2所示，最近处的混叠镜像可移至距带边140.04MHz处，从而减轻滤波器和驱动器组合的要求。图3所示为两个假定的三阶沙漏型滤波器的频响。在491.52Msps的情况下，干扰至带边的频率间隔增加114MHz，这样滤波器的设计更简单，可采用更平缓衰减的滤波器，可以使用二次谐波性能指标小于23.5dB的低功耗ADC驱动器。